pads软件安装教程

    搜索“凡亿教育”进入网站咨询客服，可以免费领取下载视频教程

    视频内容包含：Altium Designer16 绘制STM32开发板PCB全流程实战课程

                  Cadence  Allegro 16.6 PCB设计软件操作100讲速成实战

特殊布线规则：

1.     电源和地的布线

（1）  尽量加粗电源线、地线宽度，减少环路电阻。尤其要注意使电源线、地线中的供电方向，与数据、信号的传递方向相反，即：从末级向前级推进的供电方式，这样有助于增强抗噪声能力。

（2）  较好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线。

（3）  用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

（4） 数字地与模拟地分开，若线路板上既有逻辑电路又有线性电路，应使它们尽量分开；低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地；高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。

（5） 数字电路系统的接地线要构成闭环路，能提高抗噪声能力。

2.     信号线布在电层上

当信号线层没有布完的线剩下不多时，布在电源层上。在电源层布线时要考虑不能破坏电源层作为相邻信号层参考层的完整性。

      任何信号线都不要形成环路，如果不可避免，环路应尽量小，信号线的过孔应尽少。

3.     时钟的布线

      在布时钟线时应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。时钟线还应尽量避免靠近输出接口。

4.     晶振的布线

      所有连到晶振输入输出端的线尽量短，以减少噪声干扰以及分布电容对晶振的影响。晶振可以采用环绕敷铜，并将晶振外壳接地，以改善晶振对其他元器件的干扰。

5.     布局方式对布线的影响

有时候选择好的布局方式会让布线变得简单许多。如DDR3中，采用fly bye拓扑的话，时钟线和数据线的等长不需要特意控制，只需要注意时钟和地址线的stub需要等长。如果采用T型网络，等长规则会异常麻烦，从而导致过分绕线。过分绕线往往带来负面影响。