双面电路板加工艺

SMT生产线，表面组装技术（SurfaceMountTechnology简称SMT）是由混合集成电路技术发展而来的新一代电子装联技术，以采用元器件表面贴装技术和回流焊接技术为特点，成为电子产品制造中新一代的组装技术。
SMT的广泛应用，促进了电子产品的小型化、多功能化，为大批量生产、低缺陷率生产提供了条件。SMT就是表面组装技术，是由混合集成电路技术发展而来的新一代的电子装联技术。
SMT生产线的主要组成部分为：由表面组装元件、电路基板、组装设计、组装工艺;
主要生产设备包括印刷机、点胶机、贴装机、再流焊炉和波峰焊机。设备有检测设备、返修设备、清洗设备、干燥设备和物料存储设备等。

PCB设计：印制电路板电镀和蚀刻质量问题分析
    PCB加工之蚀刻质量及先期问题分析
    对蚀刻质量的基本要求就是能够将除抗蚀层下面以外的所有铜层完全去除干净，止此而已。从严格意义上讲，如果要地界定，那么蚀刻质量必须包括导线线宽的一致性和侧蚀程度。由于目前腐蚀液的固有特点，不仅向下而且对左右各方向都产生蚀刻作用，所以侧蚀几乎是不可避免的。
    侧蚀问题是蚀刻参数中经常被提出来讨论的一项，它被定义为侧蚀宽度与蚀刻深度之比，称为蚀刻因子。在印刷电路工业中，它的变化范围很宽泛，从1：1到1：5。显然，小的侧蚀度或低的蚀刻因子是令人满意的。
    蚀刻设备的结构及不同成分的蚀刻液都会对蚀刻因子或侧蚀度产生影响，或者用乐观的话来说，可以对其进行控制。采用某些添加剂可以降低侧蚀度。这些添加剂的化学成分一般属于商业秘密，各自的研制者是不向外界透露的。至于蚀刻设备的结构问题，后面的将讨论。
    从许多方面看，蚀刻质量的好坏，早在印制电路板进入蚀刻机之前就已经存在了。因为印制电路加工的各个工序或工艺之间存在着非常紧密的内部联系，没有一种不受其它工序影响又不影响其它工艺的工序。许多被认定是蚀刻质量的问题，实际上在去膜甚至更以前的工艺中已经存在了。对外层图形的蚀刻工艺来说，由于它所体现的“倒溪”现像比绝大多数印制电路板工艺都**，所以许多问题后都反映在它上面。同时，这也是由于蚀刻是自贴膜，感光开始的一个长系列工艺中的后一环，之后，外层图形即转移成功了。环节越多，出现问题的可能性就越大。这可以看成是印制电路生产过程中的一个很的方面。
    从理论上讲，印制电路进入到蚀刻阶段后，在图形电镀法加工印制电路的工艺中，理想状态应该是：电镀后的铜和锡或铜和铅锡的厚度总和不应**过耐电镀感光膜的厚度，使电镀图形完全被膜两侧的“墙”挡住并嵌在里面。然而，现实生产中，全世界的印制电路板在电镀后，镀层图形都要大大厚于感光图形。在电镀铜和铅锡的过程中，由于镀层高度**过了感光膜，便产生横向堆积的趋势，问题便由此产生。在线条上方覆盖着的锡或铅锡抗蚀层向两侧延伸，形成了“沿”，把小部分感光膜盖在了“沿”下面。
    锡或铅锡形成的“沿”使得在去膜时无法将感光膜彻底去除干净，留下一小部分“残胶”在“沿”的下面。“残胶”或“残膜”留在了抗蚀剂“沿”的下面，将造成不完全的蚀刻。线条在蚀刻后两侧形成“铜根”，铜根使线间距变窄，造成印制电路板不符合甲方要求，甚至可能被拒收。由于拒收便会使PCB的生产成本大大增加。
    另外，在许多时候，由于反应而形成溶解，在印制电路工业中，残膜和铜还可能在腐蚀液中形成堆积并堵在腐蚀机的喷嘴处和耐酸泵里，不得不停机处理和清洁，而影响了工作效率。

谈国产EDA的发展历程之前，我们先要了解一下EDA产业的历史。上世纪八十年代，芯片的迅速发展，推动商业计算机进入高速度道，进而推动了CAD产业的兴起。而EDA就是当中一个典型代表。
    在集成电路产业发展早期，芯片设计是通过人工去布线实现的。但随着芯片集成度的提升，人工布线越来越显得捉襟见肘，恰逢计算机的兴起，于是EDA就应运而生，进而催生了Calma、ComputerVision、Applicon、Mentor Graphics、Daisy和Valid等公司，借助这个电子自动工具，们就可以在电脑上对芯片设计的前后端技术和验证技术进行操作，帮助芯片更好地走线、验证和仿真。
    经过多年的收购兼并以后，集成电路EDA领域只剩下了Cadence、Synopsys和Mentor这三个成员。市场的影响力也日益集中。但其实国内其实从上世纪八十年代中后期开始，就投入到EDA产业的研发当中。
    资料显示，当时国内包括集成电路在内的高科技领域都受困于“巴统”的禁运，发展倍受掣肘。国内为了更好发展发展集成电路产业，在1986年动员了全国17家单位，200多位齐聚原集成电路设计中心，开发我国自由的集成电路计算机设计系统——熊猫系统。
    攻坚多年之后，国产首套EDA熊猫系统终于在1993年面世，此后的发展以10年一台阶来形容不为过。2001年国内IC设计单位推出了九天Zeni系统，在服务本土需求的同时，进攻海外市场，到了2009年，更是成立了一个新公司华大九天来推动国产EDA发展，这是后话了。
    虽然由于主观和客观原因的影响，国产EDA产业没有取得世俗意义上的成功，但在这个过程中，国内已经有了多个EDA厂商萌芽。据相关资料显示，在2008年的时候，国内从事EDA研究的公司也有了华大电子、华天中汇、芯愿景、爱克赛利、圣景微、技业思、广立微和讯美等几家。又经历了一个十年的发展之后，华大九天、芯禾科技、广立微、博达微等几个企业从国产EDA阵型中突围而出：
    承载了熊猫系统的技术的华大九天在EDA和IP方面拥有多年的积累，现在的他们能够提供数模混合/全定制IC设计、平板（FPD）全流程设计及SoC数字后端优化方向的EDA解决方案。尤其是在FPD领域，华大九天更是成为**的能够提供全流程FPD设计解决方案的供应商，获得了大部分面板厂的市场份额。
    而成立于2010年的芯禾科技则是国产EDA的另一股实力。
    据公司介绍，。他们能为半导体芯片设计公司和系统厂商提供差异化的软件产品和芯片小型化解决方案，包括高速数字设计、IC封装设计、和射频模拟混合信号设计等。这些产品和方案可以应用到智能手机、平板电脑和可穿戴等移动设备上，也可以应用到高速数据通信设备上。
    广立微电子有限公司则由硅谷归国精英和浙大科学家共同创立于2003年，该公司从事集成电路成品率提升服务和EDA软件开发。现在的广立微能提供基于测试芯片的软、硬件系统产品以及整体解决方案，帮助实现测试芯片自动设计、高速电学测试和智能数据分析，同时还能为晶圆代工厂的新工艺制程研发提供整合性的技术服务，帮助提高IC设计的可制造性、性能、成品率并缩短产品上市时间。
    以SPICE Model参数提取著称的博达微则致力于提供高速、高频和高可靠性集成电路EDA解决方案和相关的设计支持服务。公司方面表示，他们能提供的业务范围含括器件模型、PDK、标准单元库相关EDA工具和设计服务和半导体器件量测系统。能够针对设计公司和代工厂提供一站式的设计支持服务和完整的设计评估和加固技术服务解决方案 。
    另外，专注于SPICE的概伦电子、从事TCAD的珂晶达与擅长仿真研发的创联智软等公司，都是国产EDA领域的一些力量。他们也都正在为国产的EDA崛起而努力。

2 电子抢答器的结构原理
    2．1 电子抢答器的整体结构
    电子抢答器的整体结构如图1所示。它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块。
    以EDA开发系统为核心的电子抢答器设计与实现
    2．2 鉴别与锁存模块设计
    鉴别与锁存模块的主要功能是用于判断a、b、c、d四个组别抢答的先后，记录先抢答的组别号码，并且不再接受其它输入信号，而对先抢答的组别锁存，同时显示先抢答的组别。
    根据以上功能要求，该模块的源程序必须包含四个抢答输入信号。现将其信号分别设为a、b、c、d；抢答时必须要有一个允许开始抢答信号，将其信号设为sta，该信号输入后，其输出指示灯亮，以便选手知道允许抢答信号已发出，故可设置一个sta的输出指示灯信号为star-t；为了鉴别先抢答者，可分别设置a、b、c、d组的输出指示灯为led_a、led_b、led_c、led_d，同时设置显示先抢答组别号码的输出信号为states［3．．0］；为了使系统进入重新抢答状态，还需要设置一个系统复位信号，可将其设为rst。其鉴别与锁存模块的仿真波形如图2所示。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图2可以看出，当rst=1时，系统处于初始状态，此时所有输入均无效；当rst=O且sta=O时，抢答无效；而当rst=O且sta=1时，start指示灯亮，d组为先有效抢答组别，led_d指示灯亮，并显示抢答成功组别d组为“0100”。通过图2的仿及分析说明，可见其鉴别与锁存模块的功能设计正确。
    2．3 电子抢答器定时与犯规模块设计
    定时与犯规模块的主要功能是用来对答题。当**时间计为0时，系统将输出报警信号，以对提前抢答者给予蜂鸣警示并显示犯规组别号码。
    根据以上功能设计要求，该模块需要设置一个倒计数器来限制答题时间，可将其信号设为time［7..0］。为了使倒计时器能够开始或停止工作，应设置一个计时使能输入信号en；为了确定是否有选手提前抢答或**时答题，可将允许抢答信号sta和四个抢答输入（a、b、c、d）、显示抢答成功组别states［3．．0］、系统时钟信号clk_1hz等作为输入信号，而将犯规报警器信号alarm和犯规组别显示offender作为输出信号。为了使蜂鸣器停止报警或使系统重新进入有效抢答状态，应设置系统复位输入信号rst。定时与犯规模块的仿真波形如图3所示，其中图3（a）为抢答犯规及暂停计时控制功能的仿真，图3（b）为答题犯规控制功能的仿真。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图3（a）可以看出，当rst=1时，抢答无效，倒计时器初始值设为60s；当rst=O，且sta=O时，d组提前抢答，报警器开始报警，offen-der显示犯规组别“0100”，说明提前犯规组别为d组。此后主持人按下rst键，使rst=1，此时报警器停止报警，系统进入初始状态；而当rs-t=O且sta=1，a组抢答成功，计时使能信号en=1。当时钟信号clk_lhz的上升沿来时，倒计时器开始计时，当a组在限定时间内回答完问题，主持人按下计时使能信号，使en=O，倒计时器停止计时，同时防止报警器报警。
    而通过图3（b）可以看出，当rst=O，sta=1时，a组抢答成功，但没在限定时间内回答完问题，60s**时间计为O时，报警器开始报警，offender显示犯规组别为“0001”，说明**时犯规组别为a组；主持人按下复位键，使rst=l，报警器停止报警，offender显示“0000”，即将犯规组别的号码清零，系统重新进入初始状态。
    2．4 计分模块的设计
    计分模块的主要功能是对抢答成功并答对的组别进行加分操作或对抢答成功但答错的组别进行减分操作，同时通过译码显示电路显示出来。根据以上的功能设计要求，该模块需要将加、减分操作add、sub和系统时钟clk_lhz作为输入信号，而各组别的分数显示作为输出信号aa0［3．．0］、bb0［3．．0］、cc0［3．．o］、dd0［3．．0］；为了确定给哪个组别加或减分，需要有一个抢答成功组别的输入信号，可将其设为chose。为了使系统能进入下一轮的抢答，应设置系统复位输入信号rst。其计分模块的仿真模型如图4所示。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图4可以看出，当rst=l时，系统进入初始状态，a、b、c、d组的初始分值都为5，当add=1，系统时钟信号clk_lhz的一个上升沿到来时，就给chose当前鉴别的组别“0001”组加1分，当sub=1，系统时钟信号clk_lhz来一个上升沿时，就给chose当前鉴别的组别“0010”组减1分。
http://fyjs168.b2b168.com
欢迎来到深圳市凡亿电路科技有限公司网站， 具体地址是广东省深圳市宝安区河东社区新城广场3层2211-C347，联系人是郑经理。 主要经营深圳市凡亿电路科技有限公司是一家提供pcb快板生产，专业从事PCB打样，电路板打样，pcb培训、pcb设计等多层PCB板打样、中小批量电路板生产制造服务及电路板设计教育咨询的公司，自创立以来，公司始终坚持以技术为向导，追求卓越品质和客户持续满意的经营理念，为我国信息电子行业的创新持续提供优质服务。。 单位注册资金单位注册资金人民币 250 - 500 万元。 本公司主营：pcb打样,pcb培训,pcb线路板等产品，是一家优秀的电子产品公司，拥有优秀的高中层管理队伍，他们在技术开发、市场营销、金融财务分析等方面拥有丰富的管理经验，选择我们，值得你信赖！